• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種驅動裝置的測試方法及其電路測試介面，其中的電路測試介面包括測試電流傳輸銲墊、測試電壓量測銲墊、至少一驅動電路以及至少一開關模組。驅動電路的輸出端耦接至通矽晶穿孔(Through-Silicon Via,TSV)。開關模組則耦接在驅動電路的輸出端、測試電流傳輸銲墊以及測試電壓量測銲墊。開關模組依據測試致能信號以導通或斷開測試電流傳輸銲墊、測試電壓量測銲墊與驅動電路的輸出端的連接路徑。
    公开号:TW201323893A
    申请号:TW101113994
    申请日:2012-04-19
    公开日:2013-06-16
    发明作者:Bret Dale；Oliver Kiehl
    申请人:Nanya Technology Corp；
    IPC主号:G01R31-00
    专利说明:
    驅動裝置的測試方法及其電路測試介面
    本發明是有關於一種電路測試介面及測試方法，且特別是有關於一種晶片輸出驅動電路的測試介面及測試方法。
    請參照圖1，圖1繪示習知的晶片輸出驅動電路(off-chip driver,OCD)以及輸入緩衝器的電路圖。其中，晶片輸出驅動電路110的輸出端耦接至通矽晶穿孔(Through-Silicon Via,TSV) 130。而輸入緩衝器120的一個輸入端則與通矽晶穿孔130以及晶片輸出驅動電路110的輸出端相耦接。
    傳統上來說，針對晶片輸出驅動電路110或/及輸入緩衝器120進行測試時，必須藉由所謂的點針卡(probe card)上的所提供的測試針來與通矽晶穿孔130直接接觸，並經由通矽晶穿孔130來傳送或接收用來進行測試的電器信號。在功能模式下，晶片輸出驅動電路110透過通矽晶穿孔130來與其他的電路元件相接觸。通矽晶穿孔130通常所具有的接腳的電容值規格是相對小的。無論如何，由於通矽晶穿孔130的表面積相對小，傳統的測試針不能確實的對通矽晶穿孔130執行點針的動作。為了解決這個問題，使用者可以透過晶片上的導線來作為受測的銲墊與通矽晶穿孔130間的連線。這個被連接的受測的銲墊在功能模式下是不會被使用的，其原因在於上述的受測銲墊具有相對大的電容值。這通常會導致通矽晶穿孔130上被觀測到的電容值相對高於其所具有的接腳的最大電容值的規格。
    本發明提供一種電路測試介面，有效降低電路測試所需的成本。
    本發明提供一種電路的測試方法，有效降低電路測試所需的成本。
    本發明提出一種電路測試介面，包括測試電流傳輸銲墊、測試電壓量測銲墊、至少一驅動電路以及至少一開關模組。驅動電路具有輸出端，驅動電路的輸出端耦接至通矽晶穿孔(Through-Silicon Via,TSV)。開關模組耦接至(1)該驅動電路的輸出端、(2)該測試電流傳輸銲墊以及(3)該測試電壓量測銲墊。
    本發明提供一種電路的測試方法，其中，驅動電路包括至少一驅動電路，驅動電路具有輸出端，且驅動電路的輸出端耦接至通矽晶穿孔，其步驟包括：一方面在一測試電流傳輸銲墊及一測試電壓量測銲墊間建立一電性連接路徑，並在另一方面提供對至少一開關模組提供至少一驅動；透過該開關模組導通驅動電路以及測試電流傳輸銲墊的電性連接路徑，並由測試電流傳輸銲墊接收測試電流；接著，由測試電壓量測銲墊量測驅動電路回應測試電流所產生的測試輸出電壓。
    基於上述，在實施例中，測試電流傳輸銲墊以及測試電壓量測銲墊來透過開關模組連接到通矽晶穿孔。並藉由測試電流傳輸銲墊由驅動電路輸入或汲出測試電流，再透過測試電壓量測銲墊，在測試模式下，提供驅動電路依據測試電流所產生的測試電壓的介面，可以不透過直接接觸通矽晶穿孔來進行驅動電路的測試。如此一來，驅動電路可以在一般的測試機台下進行測試，減低電路測試的成本。並且，在功能模式下，通矽晶穿孔與驅動電路間的連接會被切斷，因此，驅動電路可以維持正常的動作。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。這些實施例都清楚描述並使本領域具通常知識者可以實施本發明。另外，可以被理解的，在不脫離本發明的精神下，本發明另有多個實施例可以藉由變更本發明的實施例來完成。因此，本發明實施例的動作細節並不用來限制本發明。
    請參照圖2，圖2繪示本發明的一實施例的電路測試介面200的示意圖。電路測試介面200包括測試電流傳輸銲墊CPAD、測試電壓量測銲墊VPAD、驅動電路210以及開關模組240。驅動電路210的輸出端OUT耦接至通矽晶穿孔230，開關模組240則耦接至驅動電路210的輸出端OUT、測試電流傳輸銲墊CPAD以及測試電壓量測銲墊VPAD。開關模組240並接收測試致能信號TEN以基於測試致能信號TEN來導通或斷開測試電流傳輸銲墊CPAD與驅動電路210間的耦接路徑以及測試電壓量測銲墊VPAD與驅動電路210間的耦接路徑。其中，驅動電路210可以是晶片輸出驅動電路(off-chip driver,OCD)。
    在動作過程中，當進行驅動電路210的測試時，開關模組240導通測試電流傳輸銲墊CPAD與驅動電路210間的耦接路徑以及測試電壓量測銲墊VPAD與驅動電路210間的耦接路徑。藉由測試電流傳輸銲墊CPAD來與驅動電路210進行測試電流的傳輸，再透過測試電壓量測銲墊VPAD來量測驅動電路210的輸出端OUT上的測試輸出電壓來進行測試。
    在一實施例中，在當進行驅動電路210的測試時，可以藉由例如測試機台來由測試電流傳輸銲墊CPAD輸入測試電流，並使測試電流流經過驅動電路210。測試機台並在測試電流穩定流通過驅動電路210的狀態下，可以藉由測試電壓量測銲墊VPAD來量測此時驅動電路210的輸出端OUT所產生的測試輸出電壓。如此一來，測試機台就可以由所獲得的測試輸出電壓的電壓值，以及其所產生的測試電流的電流值，來換算出驅動電路210在此狀態下的輸出阻抗。
    依據本發明另一實施例，驅動電路210可包括P型電晶體MP以及N型電晶體MN。P型電晶體MP1具有控制端(閘極)、第一端(源極)以及第二端(汲極)。P型電晶體MP1的閘極可用來接收控制信號CT1，其源極耦接至參考電壓VDD，其汲極則耦接至驅動電路210的輸出端OUT。N型電晶體MN同樣具有控制端(閘極)、第一端(源極)以及第二端(汲極)，而其閘極可以用來接收控制信號CT2，其源極耦接至驅動電路210的輸出端OUT，其汲極則耦接至接地電壓GND。
    在操作中，進行驅動電路210的測試時，包括針對P型電晶體MP以及N型電晶體MN所能產生的電流驅動(source)以及汲取(sink)的能力分別進行測試。在本發明實施例中，當要針對P型電晶體MP的電流驅動能力進行測試時，測試機台可透過其所傳送的控制命令，來透過控制信號CT1來導通P型電晶體MP，並且同時透過控制信號CT2來關閉N型電晶體MN。開關模組240依據導通測試電流傳輸銲墊CPAD與驅動電路210間的耦接路徑以及測試電壓量測銲墊VPAD與驅動電路210間的耦接路徑。在本發明實施例中，開關模組240可以藉由測試致能信號TEN來啟動及/或控制。並且，測試機台可由測試電流傳輸銲墊CPAD汲取測試電流。在本發明實施例中，測試電流會由參考電壓VDD經由P型電晶體MP，透過驅動電路210的輸出端OUT以及開關模組240流向測試電流傳輸銲墊CPAD。而驅動電路210的輸出端OUT上的呈現的測試輸出電壓的電壓值VTEST，就近似等於參考電壓VDD減去測試電流的電流值I與P型電晶體MP的導通電阻RONP的乘積(VTEST=VDD-I×RONP)。
    相對的，當要針對N型電晶體MN的電流汲取能力進行測試時，測試機台會透過其所傳送的控制命令，來透過控制信號CT1來關閉P型電晶體MP，並且同時透過控制信號CT2來導通N型電晶體MN。開關模組240導通測試電流傳輸銲墊CPAD與驅動電路210間的耦接路徑以及測試電壓量測銲墊VPAD與驅動電路210間的耦接路徑。並且，測試機台由測試電流傳輸銲墊CPAD輸入測試電流。而由圖2的繪示可以輕易得知，這個測試電流會測試電流傳輸銲墊CPAD通過開關模組240以及驅動電路210的輸出端OUT，流向N型電晶體MN以及接地電壓GND。而驅動電路210的輸出端OUT上的呈現的測試輸出電壓的電壓值VTEST，就等於接地電壓GND加上測試電流的電流值I與N型電晶體MN的導通電阻RONN的乘積(VTEST=GND+I×RONN)，一般來說，接地電壓GND等於0伏特。
    由上述的說明可以輕易得知，在進行驅動電路210的測試時，並不需要透過直接對通矽晶穿孔230進行點針以傳輸或量測電氣信號。並不需要針對通矽晶穿孔230所提供的寄生電容過小所產生的問題。
    以下請參照圖3，圖3繪示本發明實施例的開關模組240的一實施方式的示意圖。開關模組240包括由邏輯傳輸閘TR1以及TR2所構成的開關單元。邏輯傳輸閘TR1耦接在端點N1以及N3間，其中的端點N1用以連接至驅動電路的輸出端，而端點N3則連接至測試電流傳輸銲墊。邏輯傳輸閘TR1接收測試致能信號TEN以及TENB，邏輯傳輸閘TR1並依據測試致能信號TEN以及TENB以導通或斷開，其中，測試致能信號TEN以及TENB互為反向的邏輯信號。邏輯傳輸閘TR2則耦接在端點N2以及N4間，其中的端點N2用以連接至驅動電路的輸出端，而端點N4則連接至測試電壓量測銲墊。邏輯傳輸閘TR2同樣接收測試致能信號TEN以及TENB，邏輯傳輸閘TR2並依據測試致能信號TEN以及TENB以導通或斷開。值得注意的是，邏輯傳輸閘TR1以及TR2的導通或斷開的狀態是相同的。
    請參照圖4，圖4繪示本發明另一實施例的電路測試介面400的示意圖。在本實施例中，電路測試介面400包括測試電流傳輸銲墊CPAD、測試電壓量測銲墊VPAD、多個的驅動電路411~413以及多個的開關模組441~443。其中，驅動電路411~413的輸出端OUT1~OUT3分別耦接至通矽晶穿孔431~433。在針對驅動電路411~413進行測試時，一次僅能選擇驅動電路411~413其中的一個來進行測試，並透過導通開關模組441~443中的其中之一(例如開關模組441)，來對其所對應的驅動電路411~413(例如驅動電路411)進行測試。
    具體一點來說明，若先選擇驅動電路411以進行測試，則先透過測試致能信號TEN1來使開關模組441導通驅動電路411與測試電流傳輸銲墊CPAD及測試電壓量測銲墊VPAD間的耦接路徑。並且，透過測試致能信號TEN2~TEN3來斷開驅動電路412~413與測試電流傳輸銲墊CPAD及測試電壓量測銲墊VPAD間的耦接路徑。如此一來，測試機台由測試電流傳輸銲墊CPAD輸入或汲出的測試電流將可以有效的完全流經驅動電路411，且驅動電路411的輸出端OUT1上對應產生的測試輸出電壓，也可以忠實的反應在測試電壓量測銲墊VPAD上。
    在完成驅動電路411的測試後，則可以透過測試致能信號TEN1、TEN3來使開關模組441及443斷開驅動電路411及413與測試電流傳輸銲墊CPAD及測試電壓量測銲墊VPAD間的耦接路徑。並透過測試致能信號TEN2來使開關模組442導通驅動電路412與測試電流傳輸銲墊CPAD及測試電壓量測銲墊VPAD間的耦接路徑，以進行驅動電路412的測試。同樣的，在完成驅動電路412的測試後，則可依上述的原則，針對晶片上所有的其他的驅動電路，逐一完成測試的動作。
    以下請參照圖5，圖5繪示本發明實施例的驅動裝置的測試方法500的流程圖。其中，驅動裝置包括至少一驅動電路，且驅動電路的輸出端耦接至通矽晶穿孔。其步驟包括：首先，在步驟S510中，提供至少一個開關模組以串接在驅動電路與測試電流傳輸銲墊及測試電壓量測銲墊間；在步驟S520中，使開關模組導通驅動電路以及測試電流傳輸銲墊的耦接路徑，並由測試電流傳輸銲墊輸入或汲出測試電流；在步驟S530中，再由測試電壓量測銲墊量測驅動電路依據測試電流所產生的測試輸出電壓。
    綜上所述，本發明提供測試電流傳輸銲墊以及測試電壓量測銲墊來作為測試電壓提供的媒介，並在測試動作啟動時，透過開關模組的導通，來使測試的電氣信號(測試電流以及測試輸出電壓)可以在受測的驅動電路及測試電流傳輸銲墊以及測試電壓量測銲墊間傳送，以完成測試動作。如此一來，測試機台並不需要直接對通矽晶穿孔進行點針(probe)的動作，在無需升級測試機台的情況下，也可以有效的進行驅動電路的測試。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    110．．．晶片輸出驅動電路
    120．．．輸入緩衝器
    130．．．通矽晶穿孔
    200、400．．．電路測試介面
    210、411~413．．．驅動電路
    240、441~443．．．開關模組
    230、431~433．．．通矽晶穿孔
    TEN、TENB、TEN1~TEN3．．．測試致能信號
    MP、MN．．．電晶體
    OUT、OUT1~OUT3．．．輸出端
    VDD．．．參考電壓
    GND．．．接地電壓
    CPAD．．．測試電流傳輸銲墊
    VPAD．．．測試電壓量測銲墊
    CT1、CT2．．．控制信號
    TR1、TR2．．．邏輯傳輸閘
    N1~N4．．．端點
    S510~S530．．．驅動裝置的測試步驟
    圖1繪示習知的晶片輸出驅動電路(off-chip driver,OCD)以及輸入緩衝器的電路圖。
    圖2繪示本發明的一實施例的電路測試介面200的示意圖。
    圖3繪示本發明實施例的開關模組240的一實施方式的示意圖。
    圖4繪示本發明另一實施例的電路測試介面400的示意圖。
    圖5繪示本發明實施例的驅動裝置的測試方法500的流程圖。
    200．．．電路測試介面
    210．．．驅動電路
    240．．．開關模組
    230．．．通矽晶穿孔
    TEN．．．測試致能信號
    MP、MN．．．電晶體
    OUT．．．輸出端
    VDD．．．參考電壓
    GND．．．接地電壓
    CPAD．．．測試電流傳輸銲墊
    VPAD．．．測試電壓量測銲墊
    CT1、CT2．．．控制信號
    权利要求:
    Claims (13)
    [1] 一種電路測試介面，包括：一測試電流傳輸銲墊；一測試電壓量測銲墊；至少一驅動電路，具有輸出端，其中該至少一驅動電路的輸出端耦接至一通矽晶穿孔(Through-Silicon Via,TSV)；以及至少一開關模組，耦接至(1)該驅動電路的輸出端、(2)該測試電流傳輸銲墊以及(3)該測試電壓量測銲墊。
    [2] 如申請專利範圍第1項所述之電路測試介面，其中該至少一開關模組包括配置在該測試電流傳輸銲墊以及該至少一驅動電路的輸出端間的電性連接器。
    [3] 如申請專利範圍第2項所述之電路測試介面，其中該至少一開關模組包括配置在該測試電壓量測銲墊以及該至少一驅動電路的的電性連接器。
    [4] 如申請專利範圍第1項所述之電路測試介面，其中該驅動電路包括：一P型電晶體，具有第一端、第二端以及控制端，其第一端耦接一參考電壓，其控制端接收一第一控制信號；以及一N型電晶體，具有第一端、第二端以及控制端，其第一端耦接該P型電晶體的第二端以及該驅動電路的輸出端，該N型電晶體的第二端耦接一接地電壓，其控制端接收一第二控制信號。
    [5] 如申請專利範圍第4項所述之電路測試介面，其中該電路測試介面在該P型電晶體被導通時，該N型電晶體被關閉，且該測試電流傳輸銲墊與該驅動電路的輸出端的連接路徑被導通時，該測試電流傳輸銲墊用以提供以汲取一測試電流，該P型電晶體流出該測試電流並在該驅動電路的輸出端上產生一測試輸出電壓。
    [6] 如申請專利範圍第4項所述之電路測試介面，其中該N型電晶體被導通時，該P型電晶體被關閉，且當該開關模組在該測試電流傳輸銲墊與該驅動電路的輸出端的電性連接路徑被建立時，一測試電流被該N型電晶體所接收並在該驅動電路的輸出端上產生一測試輸出電壓。
    [7] 如申請專利範圍第1項所述之電路測試介面，其中該開關模組包括：一第一開關單元，耦接在該測試電流傳輸銲墊與該驅動電路的耦接路徑間；以及一第二開關單元，耦接在該測試電壓量測銲墊與該驅動電路的耦接路徑間。
    [8] 如申請專利範圍第7項所述之電路測試介面，其中該第一開關單元以及該第二開關單元被導通或斷開。
    [9] 如申請專利範圍第7項所述之電路測試介面，其中該第一開關單元以及該第二開關單元均為邏輯傳輸閘。
    [10] 如申請專利範圍第1項所述之電路測試介面，其該通矽晶穿孔、該測試電流傳輸銲墊以及該測試電壓量測銲墊均具有寄生電容，且該通矽晶穿孔所提供的寄生電容值小於該測試電流傳輸銲墊以及測試電壓量測銲墊所提供的寄生電容值。
    [11] 一種驅動裝置的測試方法，其中該驅動裝置包括至少一驅動電路，該驅動電路具有輸出端，且該驅動電路的輸出端耦接至一通矽晶穿孔，包括：一方面在一測試電流傳輸銲墊及一測試電壓量測銲墊間建立一電性連接路徑，並在另一方面提供對至少一開關模組提供至少一驅動電流；透過該開關模組導通該驅動電路以及該測試電流傳輸銲墊的電性連接路徑，並由該測試電流傳輸銲墊接收一測試電流；以及由該測試電壓量測銲墊量測該驅動電路回應該測試電流所產生的一測試輸出電壓。
    [12] 如申請專利範圍第11項所述之驅動裝置的測試方法，其中由該測試電流傳輸銲墊接收該測試電流的步驟包括：使該驅動電路中的一P型電晶體導通，並使該驅動電路中的一N型電晶體關閉；以及由該P型電晶體驅動產生該測試電流。
    [13] 如申請專利範圍第11項所述之驅動裝置的測試方法，其中由該測試電流傳輸銲墊接收該測試電流的步驟包括：使該驅動電路中的一N型電晶體導通，並使該驅動電路中的一P型電晶體關閉；以及藉由該N型電晶體驅動產生該測試電流。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR100794313B1|2008-01-11|범프 패드를 포함한 반도체 메모리 장치 및 그것의 테스트방법
    JPWO2007097053A1|2009-07-09|半導体集積回路とその検査方法
    TWI471572B|2015-02-01|驅動裝置的測試方法及其電路測試介面
    US8593166B2|2013-11-26|Semiconductor wafer, semiconductor circuit, substrate for testing and test system
    TWI634340B|2018-09-01|積體電路結構、顯示器件模組及其檢測方法
    US8773162B2|2014-07-08|Communication cell for an integrated circuit, chip comprising said communication cell, electronic system including the chip, and test apparatus
    US8169230B2|2012-05-01|Semiconductor device and method of testing the same
    TWI447413B|2014-08-01|電路測試介面及其測試方法
    TW201425956A|2014-07-01|具有薄膜覆晶封裝的電子裝置
    TWI569022B|2017-02-01|測試系統
    JP4710443B2|2011-06-29|マルチチップモジュール
    JP2006303300A|2006-11-02|半導体装置及びその製造方法
    US7812625B2|2010-10-12|Chip test apparatus and probe card circuit
    JP2012163466A|2012-08-30|半導体装置
    TW201351891A|2013-12-16|鍵盤裝置及其鍵盤掃描電路
    KR20080038985A|2008-05-07|메모리 소자의 테스트 패드 전환 회로
    US20150054565A1|2015-02-26|Systems and Methods for Operating High Voltage Switches
    JP2012042226A|2012-03-01|半導体装置およびその試験方法
    CN110907795B|2022-01-14|测试用电路板及其操作方法
    KR20100106152A|2010-10-01|반도체 장치 및 그 구동방법
    CN204903978U|2015-12-23|一种测试系统与分拣机间通讯信号自适应装置
    KR20180138472A|2018-12-31|테스트 회로를 포함하는 반도체 장치
    CN110531136A|2019-12-03|标准单元漏电流的测试电路及测试方法
    US7663391B2|2010-02-16|Test system and method for reducing test signal loss for integrated circuits
    JP2014099630A|2014-05-29|半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法
    同族专利:
    公开号 | 公开日
    US8704541B2|2014-04-22|
    TWI471572B|2015-02-01|
    CN103135048B|2015-05-13|
    US20130141124A1|2013-06-06|
    CN103135048A|2013-06-05|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP2866750B2|1991-01-28|1999-03-08|三菱電機株式会社|半導体試験装置および半導体装置の試験方法|
    US5371457A|1991-02-12|1994-12-06|Lipp; Robert J.|Method and apparatus to test for current in an integrated circuit|
    JP2005274821A|2004-03-24|2005-10-06|Tohoku Pioneer Corp|自発光表示モジュールおよび同モジュールを搭載した電子機器、ならびに同モジュールにおける欠陥状態の検証方法|
    US7365556B2|2004-09-02|2008-04-29|Texas Instruments Incorporated|Semiconductor device testing|
    CN101430363A|2007-11-09|2009-05-13|南亚科技股份有限公司|降低测试集成电路的信号衰减的测试系统及方法|
    US7852103B2|2009-04-24|2010-12-14|International Business Machines Corporation|Implementing at-speed Wafer Final Test with complete chip coverage|
    CN102196623A|2010-03-16|2011-09-21|登丰微电子股份有限公司|具有电路检测功能的发光二极管驱动电路与电力转换电路|
    KR101212777B1|2011-04-27|2012-12-14|에스케이하이닉스 주식회사|반도체 집적회로의 테스트 회로 및 방법|
    US8368422B1|2012-05-04|2013-02-05|Nanya Technology Corp.|System and method for testing off-chip driver impedance|FR3047633B1|2016-02-08|2019-03-22|Continental Automotive France|Circuit integre avec broches auxiliaires d'alimentation electrique|
    KR20180092724A|2017-02-10|2018-08-20|에스케이하이닉스 주식회사|반도체 장치|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/308,569|US8704541B2|2011-12-01|2011-12-01|Test method of driving apparatus and circuit testing interface thereof|
    [返回顶部]